

功率 MOSFET 基础：了解 MOSFET 与品质因数有关的特性

作者：Jess Brown 和 Guy Moxey

简介

功率 MOSFET 已经变成了标准选择，被广泛用作低压 (<200V) 开关模式电源 (SMPS) 转换器应用的主开关器件。然而，利用制造商提供的数据手册为特定电路拓扑选择合适的器件却变得越来越困难。MOSFET 的主要选型标准是与 MOSFET 有关的功率损耗 (与 SMPS 的总效率有关) 和 MOSFET 的功耗能力 (与封装的最高结温和热性能有关)。本应用指南重点介绍了 MOSFET 的基本特性和知识。

有几个影响 MOSFET 栅极的因素，并且在解释 MOSFET 特性之前，有必要了解器件结构方面的基础知识。本应用指南详细介绍了沟槽 MOSFET 结构的基本结构，进而确定了寄生元件，定义了相关术语。还介绍了如何以及为何会产生寄生参数。由于具有各种拓扑、开关速度、负载电流和输出电压，所以不可能确定能够在较宽的电路条件范围内实现最佳性能的通用 MOSFET。某些情况下以导通电阻 ($R_{DS(on)}$) 损耗为主，而其它情况下则以瞬态电流和电压波形的开关损耗或与器件栅极驱动有关的损耗为主。并且，还证明 (1)(2) 了输入和输出电容也可以是主要损耗。

MOSFET 选型所用的品质因数简介

器件制造商还规定了不同静态和动态条件下的 MOSFET 参数，让设计者难于进行同类产品对比，从而让情况变得更加混乱。因此，唯一正确的、选择合适的 MOSFET 的方法是在 MOSFET 应用电路内比较所选器件。

有几种方法可以让设计者对比适于特定应用的 MOSFET，虽然有时难于实现。其中一种方法就是根据品质因数来评估 MOSFET。在最简单的形式中，品质因数会在给定的 $R_{DS(on)}$ 下比较栅极电荷 (Q_g)。乘积结果与某项器件技术有关，它能够实现所需的 $R_{DS(on)}$ 或 Q_g 。然而， $R_{DS(on)}$ 越低，栅极电荷越高。类似的器件对比方法为“Baliga 高频品质因数” - BHFFOM(1)，它假设主要开关损耗与输入电容 (C_{iss}) 充/放电有关。第三种方法是使用“新高频品质因数” - NHFFOM(2)，它假设主要开关损耗因输出电容 (C_{oss}) 充/放电而起。后 2 种方法适于要在其中实现 MOSFET 的应用。然而，这些方法只允许进行同类产品对比，用户无法利用它们确定具有某一品质因数的器件是否就一定比具有另一品质因数的不同器件好。

Vishay Siliconix 系列 30V SO-8 N- 沟道 MOSFET 样品的品质因数 $Q_g \times R_{DS(on)}$ 如图 1 所示。例如，在某些开关应用中，Si4888DY 可能优于 Si4842DY，但是不可能利用该图 - 或者其它采用了更复杂的品质因数的图 - 来客观地确定最适于特定应用的器件。




图 1 - Vishay Siliconix N- 沟道 30V SO-8 MOSFET 的图典型品质因数

注释：

- 1) IEEE Electron Device Letters, Vol. 10, No. 10, October 1989, "Power Semiconductor Device Figure of Merit For High Frequency Applications", B. Jayant Baliga
- 2) Proc. of 1995 Int. Sym. on Power Semiconductor Devices and ICs, Hokohama, "New Power Device Figure of Merit for High-Frequency Applications", IL-Jung Kim, Satoshi Mastumoto, Tatsuo Sakai, and Toshiaka Yachi

功率 MOSFET 基础：了解 MOSFET 与品质因数有关的特性

MOSFET 结构

大多数 MOSFET 参数和沟槽 MOSFET 的寄生参数的一般定义如表 1 所示。

1 - MOSFET 参数定义	
符号	说明
R_B	基极电阻
R_g	MOSFET 内部的栅电阻
C_{gs}	由于多晶硅栅与源和沟道区重叠而产生的电容。与外加电压无关。
C_{gd}	由 2 部分组成： 1. 与多晶硅栅和 JFET 区内下部芯片重叠有关。与外加电压无关。 2. 与栅极下方的耗尽区有关的电容。是电压的非线性函数。 这在输出和输入电路之间提供了反馈回路。它被称作“米勒电容”，因为它使总动态输入电容高于静态电容之和。
C_{ds}	与体漂移二极管有关的电容。与漏源极偏压的平方根成反比。
BV_{DSS}	在雪崩倍增过程中，反向偏压体漂移二极管被击穿、大量电流开始在源极和漏极之间流动、栅极和源极一起被短路时的电压。通常在 250 μ A 的漏极电流下测量得来。
$R_{DS(on)}$	沟槽的通态电阻。等于 $R_{SOURCE} + R_{CH} + R_A + R_D + R_{sub} + R_{wcl}$
R_{SOURCE}	源扩散电阻
R_{CH}	沟道电阻
R_A	积聚区电阻
R_J	JFET 元件电阻
R_D	漂移区电阻
R_{sub}	基片电阻
R_{wcl}	焊线、触点和引线框电阻（低压器件内的 R_{wcl} 电阻较大）
g_{fs}	跨导，用于测量漏极电压对栅源极偏压变化的灵敏度。通常是针对 V_{GS} （它提供了等于 1/2 最大电流的漏极电流）和 V_{DS} （可以保证在恒流区内运行）而言。
C_{iss}	输入电容。等于 C_{ds} 短路时的 $C_{gs} + C_{gd}$ 。
C_{rss}	反向传输电容， C_{gd}
C_{oss}	输出电容。等于 $C_{ds} + C_{gd}$
Q_g	总栅极电荷。栅极电容消耗的电荷量。
Q_{gs}	栅源极电荷。栅源极电容消耗的电荷。
Q_{gs}	栅漏极电荷。栅漏极电容消耗的电荷。

任何功率 MOSFET 器件的基础都源于垂面 DMOS 技术。电源产生的电流沿着表面横向流动，然后转向并沿着垂直方向从相邻体扩散之间的表面流走，穿过外延漏区、流入基片、再流出背面的晶圆。沿平面在多晶硅栅层下形成沟道。然而，与沟槽结构相比，平面结构的单元密度有限，因为在超高单元密度下，JFET 夹断效应 (1) 会增加器件导通电阻。

由于这类电气与几何限制，不仅无法保证将平面 DMOS 单元密度进一步提高到 3000 万单元 / 平方英寸以上，而且还极有可能降低性能。只有消除夹断效应，才能通过减少单元数量大幅降低 MOSFET 导通电阻。

为了克服平面夹断问题，Vishay Siliconix 器件的设计者实现了沟槽栅垂直功率 MOSFET 或 TrenchFET。不是沿表面导电，TrenchFET 通过沿着蚀入芯片的沟槽侧壁垂直形成的沟道导电。

沟槽 DMOS 横截面如图 2 所示。利用类似于平面 DMOS 的封闭单元模式，沟槽形成了一个环绕硅岛的栅极。每个硅岛都是双扩散沟道区和发生相关源极扩散的地方。

沟槽被氧化，然后用导体填充，最后被展平以形成器件栅极。利用这项沟槽技术，可以在不产生 JFET 夹断效应的情况下提高单元密度，同样可以实现高单元密度（>2 亿单元 / 平方英寸）。提高到该单元密度水平是很有益的，这样就可以创建一系列能够均衡超低导通电阻、栅极特性和成本的器件。然而，单位晶圆上晶片数量的增加（会提高成本优势）和 $R_{DS(on)}$ 降低（会提升性能）仍然是 2 大优势。

密度为 1.78 亿单元 / 平方英寸的 MOSFET 沟槽晶片的横截面如图 3 所示。这部分穿过了区内的超高密度晶圆，展示了高密度单元扩展。为了实现这种单元数字，重点需要放在横向和垂直单元扩展上，这样不仅可以优化 $R_{DS(on)}$ ，还可以优化栅极特性。

随着设计用于提高单元密度的横向扩展的发展，相关电容（如图 3b 所示）得到了改善，从而加强了快速开关，这对于高频操作（>400kHz）是不可或缺的。此外，在轻电流负载下，栅极驱动损耗成了影响总系统效率的重要因素，所以必须考虑栅极电容。


通过改善垂直扩展，降低了电容，进而降低了 $R_{DS(on)} \times Q_g$ 值（低于 100 (m Ω x nC)）。

注释

- (1) “A Fivefold Increase in Cell Density Sets the New Milestone in TrenchFET?Device Performance”, G. Moxey and M. Speed.PCIM, 2001.

功率 MOSFET 基础：了解 MOSFET 与品质因数有关的特性

a) TrenchFET Power MOSFET Cross Section



(b) Trench Vertical DMOS Components of Resistance





图 2 沟槽 DMOS 3D 横截面和相关电阻元件

a)



b)




图 3 沟槽 DMOS 3D 横截面和相关电阻元件


DMOS 沟槽 MOSFET 的导通电阻是活动载流子必须流经的各个区域的电阻之和（如图 2 所示）。

$$R_{DS(on)} = R_{SOURCE} + R_{CH} + R_A + R_D + R_{Sub} + R_{wcl}$$

需要注意的是，对于平面 MOSFET 而言， $R_{DS(on)}$ 值还包含 JFET 元件电阻。

MOSFET 的寄生电容

N-沟道 MOSFET 的简图如图 4 所示，其中三个电容，即 C_{gd} 、 C_{ds} 和 C_{gs} ，代表寄生电容。这些数值可以计算出输入电容、输出电容和反向传输电容，如表 1 所述。


 图 4 - N 沟道 MOSFET 的简化等效电路（标有寄生电容、npn 晶体管和 R_b 电阻）

功率 MOSFET 基础：了解 MOSFET 与品质因数有关的特性

技术和可能实现的性能。要进行可靠的主观分析，则必须修改每个 FOM，以便包含 MOSFET 应用方面的信息。因此，本应用指南定义了为特定应用选择合适的器件时需要考虑的主要特性（表 1）。




图 5 - 栅漏极电容与漏源极电压关系图

然而，应该注意的是，由于等效电路不光包含 1 个电阻和 3 个电容，而是要复杂得多，所以这些电容只可用于了解开关瞬态的特性。

栅漏极电容 C_{gd} 和栅源极电容 C_{gs} 属于压敏电容，因此电容值随施加在漏源极和器件的栅源极上的电压而变。 C_{gd} 的变化比 C_{gs} 大得多，只不过是因为其上施加的电压比 C_{gs} 上的大得多。 C_{gd} 的变化 (1) 如图 5 所示，可能高达 100 倍，通常接近于 2 个静态值。这些电容变化会影响施加在器件栅极上的电压，从而形成米勒平台 (1)。这会在发生开关瞬态时产生断开和接通上升与下降时间，还会“拉平”栅极电压，如图 6 所示。




图 6- 栅漏极电容与漏源极电压关系图

注释

(1) “Power Electronics, Converters, Applications and Design”, Mohan, Underland and Robbins. ISBN 0-471-58404-8.

结论

本应用指南是一系列介绍在开关模式电源内实现的功率 MOSFET 的基本特性与工作性能的技术文档中的第一部。本应用指南旨在向读者全面介绍 Vishay Siliconix MOSFETs 所采用的器件技术。

FOM 本身不能让电源设计者选出理想器件，但却概括了器件